3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent








télécharger 87.26 Kb.
titre3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent
date de publication28.10.2016
taille87.26 Kb.
typeDocumentos
ar.21-bal.com > histoire > Documentos
ARCHITECTURE

Historique sur les ordinateurs

1.1La préhistoire


  • Mécanisation du calcul Schichard (1623), Pascal (1642), Leibniz (1673)

  • Automatisation du travail Falcon (1728)

  • Calcul automatique Baddage (milieu XIXème siècle)

  • Logique mathématiques Leibniz, Boole (1854), Shannon (1940), Turing (1940)

  • Calcul électronique Zuse, ENIAC (1945)

  • Apparition du transistor : fondamental dans l’histoire de l’informatique.

1.2L’histoire


  • Dans les années 60 : Mini-informatique

  • Dans les années 70 : apparition de la micro-informatique

  • Dans les années 80 : Réseaux et télécommunications

2Généralités sur l’architecture d’un ordinateur

2.1Architecture


Dans les années 60, Von Neumann publie ce qui doit être l’architecture d’un ordinateur. Cette architecture est toujours la même actuellement.


BUS



Mémoire

Périphériques

Unité Centrale



2.2Unité centrale


C’est le cerveau de l’ordinateur, son rôle est d’exécuter les instructions qui sont dans les mémoires. L’unité centrale est composée d’une unité de commande, d’une unité arithmétique et logique et des registres.

2.3Mémoire


C’est un lieu de stockage des données et des programmes codés par des suites de 0 et de 1. Chaque cellule mémoire est désignée par son adresse. Toutes les cellules ont la même taille (mot) ; exprimé en bits ou octets.

Opérations possibles sur les cellules :

  • Lecture du contenu : Adresse => valeur

  • écriture d’une valeur dans une adresse

2.4Périphériques


Claviers, écrans, souris, lecteurs de codes barres, crayons optiques, modem, imprimantes, disques,…

On les classe en trois catégories :

  • Les périphériques d’entrée

  • Les périphériques de sortie

  • Les périphérique de stockage


Tout ordinateur est conçu à partir de circuits de bases très simples dont le comportement fonctionnel est décrit par l’algèbre binaire (algèbre de Boole).

3Codage de l’information


Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction).

3.1Les codages permettent :


  • le stockage en mémoire

  • la manipulation de données

  • la communication avec les périphériques

3.2Codage octet


Un octet = 8 bits donc 28=256 valeurs différentes.

3.2.1Codage des nombres en binaire


Le codage des nombres non-signés sur un octet se fait de la valeur 0 à la valeur 255.

Exemple : le contenu suivant : 1 0 1 0 0 0 1 1

Correspond à 128+32+2+1=163

3.2.2Codage en complément à deux (modulo 256)


Cela permet de coder sur un octet des nombres signés : de –128 à 127

Par exemple : 10100011=163-256=256

3.2.3Codage ASCII


Ce codage s’effectue sur 7 bits. Il sert à coder les caractères. 0 chaque octet correspond un caractère.

Par exemple : 01000101 : caractère ‘E’

01100101 : caractère ‘e’

4Portes logiques et algèbre de Boole 


Les portes logiques sont des circuits élaborés à partir de composants électroniques primaires : les transistors. Une porte logique est un assemblage de transistors. Certains principes de bases de l’algèbre de Boole permettent l’analyse des circuits logiques.

4.1Les portes logiques


Un circuit logique est caractérisé par un comportement binaire, soit deux états logiques représentés par :

  • un signal électrique compris entre 0 et 2 volts (état binaire ZERO)

  • un signal électrique compris entre 2 et 5 volts (état binaire UN)


Un transistor forme une porte élémentaire : le NON, et présente trois connections externes (collecteur, émetteur, base).

Son principe de fonctionnement est relativement simple : Lorsque la tension d’entrée appliquée à la base est inférieure à une valeur seuil, la connexion se bloque et le transistor se comporte alors comme un interrupteur ouvert (grande résistance). Si la tension appliquée à la base est au-dessus de la valeur seuil, le transistor se comporte comme un interrupteur fermé.

+Vcc
Une porte logique peut réaliser diverses fonctions logiques. C’est le circuit de base qui constitue le fondement matériel des ordinateurs actuels. Un transistor se cache à l’intérieur de tout circuit logique : il y est utilisé comme interrupteur électronique très rapide. L’encadré ci-dessous explique brièvement ce qu’est un transistor.


L’association de deux transistor en série permet d’obtenir la porte logique NAND : car Si les tensions V1 et V2 sont aux niveau haut, les transistors sont conducteurs et VS est alors au niveau bas.

L’association de deux transistors en parallèles forme une porte NON-OU (NOR). En effet, Vcc est au niveau UN si V1 est au niveau ZERO ou V2 est au niveau ZERO

+Vcc

V2

V1

Base

+Vcc

V2

V1

Masse

Emetteur

Collecteur


4.2Tables logiques des portes logiques de bases 

4.2.1Porte logique NON


Son câblage s’effectue avec un transistor (voir encadré ci dessus)

A


X

A
X

0

1

1

0

4.2.2Porte logique NON ET (NAND)


Son câblage s’effectue avec deux transistors (voir encadré ci dessus)

A

B


X

A
X

0

0

1

0

1

1

1

0


B
1

1

1

0

4.2.3Porte logique NON OU (NOR)


Son câblage s’effectue avec deux transistors (voir encadré ci dessus)

A

B


A
X

0

0

1

0

1


X
0

1

0


B
0

1

1

0

4.2.4Porte logique ET (AND)


Son câblage s’effectue avec trois transistors

A

B


A
X

0

0


X
0

0

1

0

1

0


B
0

1

1

1

4.2.5Porte logique OU (OR)


Son câblage s’effectue avec trois transistors

A

B


A
X

0

0


X
0

0

1

1

1

0


B
1

1

1

1

4.2.6Quelques remarques


  • Dans le cas de la porte logique ET, la sortie du circuit NAND est connectée à un inverseur.

On note X=NON NON-ET(A, B)=ET(A, B)

De même X=NON NON-OU(A, B)=OU(A, B)

  • Deux familles technologiques dominent le domaine des circuits logiques :

  • la technologie bipolaire (basée sur le transistor à jonction)

  • La technologie unipolaire MOS (Metaloxyd Semi-conductor) basée sur le transistor à effet de champ.

4.3L’algèbre de Boole


Boole (1815 – 1864), mathématicien anglais. Une partie de ses travaux est relative aux fonctions et aux variables binaires (variables booléennes).

Une fonction booléenne à n variables fournit un résultat qui dépend uniquement de la valeur binaire de ses valeurs. Une fonction booléenne présente 2n états possibles et on peut décrire complètement cette fonction à l’aide d’une table de 2n lignes appelée table de vérité (TV) de la fonction.

4.3.1Quelques conventions 


On note /X (« X barre ») pour X en valeur 0 et on note X quand la valeur de X est 1.

On note ‘.’ ou rien pour le ET : a.b=ab=a ET b (multiplication)

On note + pour le OU : a+b=a OU b

4.3.2Remarques


Une fonction de n variables peut être décrite par une somme d’au plus 2n termes produits de ces variables.

4.4Réalisation des fonctions booléennes

4.4.1Pour schématiser une fonction


  1. Ecrire l’équation de la fonction à partir de la TV.

  2. Réaliser l’inversion de toutes les variables d’entrées pour disposer de leur complément.

  3. Prévoir une porte ET pour chaque terme égal à 1 dans la colonne valeur.

  4. Etablir le câblage des portes ET avec les entrées appropriées.

  5. Réunir l’ensemble des sorties des portes ET vers une porte OU dont la sortie est le résultat de la fonction.

4.4.2Remarques


  • Deux problèmes se posent alors :

  • Il n’est pas toujours possible de disposer de portes ET ou OU ayant autant d’entrées que nécessaire.

  • Il est souvent impératif de réaliser la fonction avec un seul type de portes.



  • Les portes NON-ET et NON-OU sont dites complètes car on peut réaliser avec l’une ou l’autre, n’importe quel type de fonctions. Aucune autre porte logique ne présente cette propriété. Les portes NON-ET et NON-OU constituent donc les éléments de base des circuits intégrés d’aujourd’hui.

4.5Recherche de circuits équivalents


Le soucis majeur d’un concepteur de systèmes logiques est de réduire le nombre de portes nécessaire à la réalisation d’une fonction pour minimiser le coût en nombre de boîtiers, la surface d’implantation sur la plaque du circuit imprimé, la consommation électrique,…

Minimiser la complexité d’un système revient à en créer un équivalent qui réalise la même fonction dans les mêmes conditions.

Pour rechercher l’équivalence, on utilise les théorèmes de l’algèbre de Boole.

4.5.1Algèbre de Boole


Nom de la loi

forme ET

forme OU


/A
Remarque : une expression booléenne utile : le OU-EXCLUSIF : X=A  B. La table de vérité est la suivante :

A

B


ET
X


B
0

0


A  B
0


ET
0

1


A
1

1

0


ET
1


/B
1

1

1

Loi d’identité

1A=A

0+A=A

Loi de nullité

0A=0

1+A=1

Loi d’idempotence

AA=A

A+A=A

Loi d’inversion

A.(/A)=0

/A+A=1

Loi commutative

AB=BA

A+B=B+A

Loi associative

(AB)C=A(BC)

Loi distributive

A+BC=(A+B)(A+C)

A(B+C)=AB+AC

Loi d’absorption

A(A+B)=A

A+AB=A

Loi de De Morgan

/(AB)=/A+/B

/(A+B)=/A./B

4.5.2Importance du choix des conventions


Habituellement, on travaille en logique positive.

Niveau haut : 5V ; vrai, et 1 sont synonymes

Niveau bas, faux, 0 sont synonymes.

4.5.3Simplification de fonctions booléennes par les tableaux de Karnaugh :


C’est une méthode qui permet de former des « sommes de produits ». On écrit TV comme un tableau à deux entrées en gardant adjacentes les entrées qui ne différent que d’une seule valeur binaire.

On peut ainsi voir les produits de littéraux utiles prendre la forme de rectangles dont les points ont la valeur 1.

Cette méthode est utilisable pour les fonctions jusqu'à 4 variables.

5Circuits logiques de bases


  • Il est possible de réaliser des fonctions à partir de leur table de vérité en les constituant avec des portes logiques.

  • Les concepteurs de systèmes logiques disposent de circuits plus ou moins complexes dont les plus courants sont :

    • Les circuits intégrés logiques (CIL)

    • Les circuits logiques combinatoires (multiplexeurs, décodeurs, comparateurs, réseau logique programmable,…)

    • Les horloges.

5.1Les circuits intégrés logiques 


Ils sont appelés CIL, puce ou CHIP. On les trouve dans les systèmes logiques, systèmes numériques et les ordinateurs.

Exemple d’un schéma de CIL :

Ici schéma d’un CIL / SSI (Small scale intégration) : le circuit CMOS4011.

Il est composé de 4 portes NAND intégrés dans une plaquette de silicium 5mm x 5mm. Le boîtier dispose de 2 rangées parallèles de connections et porte le nom de DIL ou DIP à 14 broches.


14 13 12 11 10 9 8




&

+Vcc




&




&

&




GND




1 2 3 4 5 6 7



Il existe quatre familles de CIL. Selon la densité d’intégration (nombre de porte ou de transistors internes par circuits ou par mm²).

Type de circuits

nature

nb portes/circuits

nb portes/nb broches

SSI

Small Scale Integration

1 à 10

<1

MSI

Medium Scale Integration

10 à 100

5 à quelques dizaines

LSI

Large Scale Integration

100 à 100000

25 à 1000

VLSI

Very Large Scale Intégration

>100000

plusieurs milliers

Dans les circuits VLSI actuels, on envisage un million de portes par circuits et encore plus dans les ULSI.

Ces intégrateurs permettent de construire des circuits logiques très complexes, peu encombrants et peu coûteux.

5.2Les circuits logiques combinatoires


Il existe deux catégories de circuits dans les systèmes logiques :

  • les circuits combinatoires dont la fonction de sortie s’exprime selon une expression logique des seules variables d’entrées.

  • Les circuits séquentiels dont la sortie dépend de l’état des variables d’entrées mais aussi des antérieurs des variables de sorties.

5.2.1Les multiplexeurs


Il a 2n entrées, une sortie et n lignes de sélections.

Il a une fonction d’aiguillage : il établit une liaison entre sa sortie et une entrée parmi 2n selon la configuration binaire présente sur les n lignes de sélections.

Exemple : multiplexeur a 8 entrées :


1




2




3




4




S




5




6




7




8




A B C



Les trois lignes de sélections déterminent 23=8 configurations binaires pour spécifier l’entrée.

Il y a une seule porte à 1 à chaque fois. Toutes les autres sont à 0.

5.2.2Le décodeur


Voir la feuille A ci jointe.

Le décodeur est un circuit combinatoire MSI à n entrées et 2n sorties. Pour une configuration binaire en entrée, une seule sortie est active parmi 2n.

5.2.2.1Application 1 : la sélection de circuits mémoires :


ooo0 11xx xxxx xxxx adresse 16 bits (o : non utilisés, x : 0 ou 1)

C




Décodeur 3 vers 8

B



A

Les sorties vont vers le chip set mémoire
Soit une mémoire constituée de 8 circuits de 1Ko chacun. Le circuit 0 contient les octets d’adresses 0 à 1023. Le circuit 1 contient les octets d’adresses 1024 à 2047. Et ainsi de suite.

Les trois bits de poids fort de l’adresse (sur 16 bits) sont utilisés à la sélection des boîtiers mémoires (1 parmi 8). Ainsi, sur le décodeur précédent, ces bits d’adresse sont reliés aux entrées A, B, C.

Selon l’état binaire présent sur les bits 10, 11 , 12, une seule sortie est à l’état 1. Les autres sont à l’état zéro. Par exemple, une adresse de cette forme permet de sélectionner un octet du boîtier n3.

5.2.2.2Application 2


On trouve des circuits spéciaux de type 4 vers 10 qui permettent lé décodage des nombres décimaux codés DCB (décimal codé binaire).

5.2.3Le comparateur


Ce circuit fait la comparaison de deux mots de n bits chacun.

Soit un comparateur 4 bits : voir le schéma page suivante.


B0

A1

A0




NOR

B1




A2


B2




A3


B3



Ce circuit fournit une sortie égale à 1 si et seulement si A=B.

Remarque : les circuits comparateurs du marché comportent en général 3 sorties : A=B, AB.

5.2.4Les réseaux logiques programmables


Voir schéma sur feuille ci jointe A.

On sait réaliser une fonction logique à partir de sa table de vérité.

Il existe des composants tout près appelés réseaux logiques programmables.

Exemple :

Le FPLA à 12 entrées/6 sorties/ 50 portes ET.

On remarque en haut la matrice des portes ET et en bas la matrice des portes OU.

Dans la matrice des portes ET, chaque entrée dispose d’un fusible. A la fabrication, les 1200 fusibles sont intacts. La programmation de la matrice consiste à détruire certains fusibles pour obtenir les termes produits de la fonction programmer.

De même, pour programmer les termes somme de la fonction logique, il n’est nécessaire de détruire certains des 300 fusibles de la matrice des portes OU.

5.3Les circuits de calculs


Les circuits examinés ici sont des MSI utilisés dans les unités de calculs.

5.3.1Le décaleur


Voir schéma feuille A

Il permet de décaler un mot d’information d’un bit (à droite ou à gauche) en fonction d’un signal de commande C :

  • C=1 : décalage à droite

  • C=0 : décalage à gauche

5.3.1.1Fonctionnement :


Lorsque C=1, la porte ET de droite de la paire associée une entrée Di est active et Di est transmis vers la sortie en subissant un décalage d’une position vers la droite.

Lorsque C=0, idem, avec un décalage à gauche.

5.3.1.2Remarque :


Lors d’un décalage à gauche (respectivement à droite), un bit peut être perdu à gauche (respectivement à droite) et un bit zéro peut être généré à droite (respectivement à gauche)

5.3.2Additionneur


Voir feuille B.

Généralisation : pour construire un additionneur de nombres de n bits, il suffit d’utiliser n additionneurs en cascade, la sortie de retenue d’un étage correspondant à l’entrée de retenue du suivant.


Avec le câblage ci contre, on peut alors additionner 2 mots de quatre bits {A3A2A1A0} et {B3B2B1B0}

+

A0

S0

Rs

B0

A1

+

S1

Rs

B1

Rs

B2

A2

+

S2

+

B3

A3

Rs

S3



On appelle ces additionneurs les additionneurs à propagation de retenue. (ripple carry addor). Il y a aussi des additionneurs à anticipation de retenue (plus rapide) (carry look head addor) : ils calculent la retenu nécessaire à l’étage i en fonction des entrées des étages i-1, i-2,…,0.

5.3.3Les unités arithmétiques et logiques


Les ordinateurs disposent d’unités réalisant :

  • Les opérations logiques de base

  • La somme de deux nombres binaires.

Voir le schéma de l’UAL 1 bit page 2 figure 5

Pour traiter les nombres sur n bits, on associe par blocs de n les différents opérateurs sur un bit.

Exemple sur 8 bits :


S0 S1 S2 S3 S4 S5 S6 S7



UAL 1 bit

UAL 1 bit

UAL 1 bit

UAL 1 bit

UAL 1 bit

UAL 1 bit

UAL 1 bit

UAL 1 bit


Rs

Re




A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7




F0

F1


5.3.4Les Horloges


Pour améliorer la séquentialité, la synchronisation temporelle des variables logiques, on utilise des horloges.

Une horloge un système logique qui émet des impulsions calibrées à intervalle de temps régulier. L’intervalle de temps entre deux impulsions représente le temps de cycle sur la période T de l’horloge. La fréquence de temps (1/T) est comprise entre 1 et 100 MHz, soit une période d’environ 1 µs. Pour plus de précision, les horloges sont pilotées par des oscillateurs à quartz.

(voir le graphe page 3.)

On peut réaliser un séquencement déterminé en attribuant des actions à chaque instant : /c1 ET /c2 ou /c1 ET c2 ou c1 ET /c2 ou c1 ET c2.

En général, les horloges délivrent des signaux symétriques : le temps de maintien au niveau haut est égal au temps de maintien au niveau bas.

5.3.5Les bascules RS

5.3.5.1Voir schéma de la Bascule RS feuille C figure 7.


A l’inverse des circuits combinatoires, la valeur de sortie de la bascule ne dépend pas que des valeurs des variables d’entrées mais aussi de l’état antérieur de la sortie.

5.3.5.2RS à horloge


Pour ne faire changer l’état d’une bascule qua des instants bien précis, on utilise un système commandé par une horloge. (voir feuille C – figure 8) :

  • Au niveau bas de l’horloge : il y a 0 en sortie des portes ET et pour tout R et S, la bascule se maintient dans son état antérieur.

  • Au niveau haut de l’horloge : les entrées R et S sont transmises sur la bascule.

Remarque :

La bascule RS peut présenter une instabilité de fonctionnement lorsque ses entrées R et S sont égales à 1 en même temps et que R et S sont amenées à passer à zéro, simultanément ou pas.

5.3.6La bascule JK


Voir schéma feuille C figure 9

Pour éviter l’ambiguïté de fonctionnement de la bascule RS, on a réalisé la bascule JK. Les sorties Q et /Q sont bouclées sur les entrées K et J via les portes ET.

5.3.7La bascule D


Un autre moyen de résoudre l’ambiguïté propre à la bascule RS : empêcher la configuration R=S=1 à l’entrée de bascule. Pour cela, il y a un inverseur (voir schéma feuille C figure 10).

Dans ce cas, lorsque l’entrée d’horloge est à 1 :

  • Si D=1, la bascule passe à l’état Q=1

  • Si D=0, la bascule passe à l’état Q=0.

C’est donc une mémoire à 1 bit disponible à tout instant sur la sortie Q de la bascule.

5.3.8Bascules déclenchées sur front d’horloge


En pratique, si l’impulsion d’horloge est de durée très faible, la propriété de mémorisation est garantie. Mais il est presque impossible de générer de très fines impulsions et on a recours à des bascules qui changent d’état :

  • non pas lorsque l’impulsion d’horloge est au niveau haut ou bas mais :

  • lors que la transition (ou front « edge »)

    • montant (leading edge)

    • descendant (trailing edge)

5.3.9Bascules du commerce



D : entrée bascule

CLK : entrée de l’horloge

CLR : clear (RESET) : force directement l’état Q=0

Q et /Q : les deux sorties complémentaires

SET : force directement l’état Q=1

CLR

D Q

CLK /Q

SET


5.3.10Registre 8 bits

5.3.10.1Circuits interrupteurs 3 états


Non inverseur Inverseur commande d’action active (=1) / inactive (=0)

Commande d’action

Interrupteur ouvert / Interrupteur fermé


5.3.10.2Bus de données


Un bus est une structure d’interconnections constitué d’un ensemble de lignes (fils) sur lesquels transitent les informations que s’échangent deux unités qui communiquent.

Le bus est associé à la transmission en parallèle : les n bits d’informations à transmettre le sont en une seule fois sur les n lignes de données.

Cette technique de transmission est en général plus rapide que la communication en série (qui consiste à transmettre les n bits sur une seul ligne, un bit à la fois, séquentiellement).

Dans la plupart des micro-architecture, les registres sont connectés entre eux par un bus d’entrée et un bus de sortie d’informations.

5.3.10.3Registres 8 bits


Voir feuille D figure 15

Avec 8 bascules D ayant une horloge commune, des bus (d’entrées et de sortie) et des dispositifs 3 états, on obtient un registre 8 bits.

5.3.11Organisation des mémoires


Voir feuille D figure 14.

similaire:

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconPesselier Dorian Foutel François Groupe 8 Serveur Samba
«mkdir», ou nous installerons Samba. Puis nous nous plaçons dans le dossier «samba master» grâce à «cd samba server»

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconComment nous connaissons-nous les uns les autres comment percevons-nous...
«l’être avec lequel je parle est-il d'une façon ou d'une autre conscient ou intelligent ?», n’est plus une question rhétorique posée...

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconLittérature québécoise
«Arma virumque cano» lorsque nous nous sommes rappelé, fort à propos, une préface toute faite que nous avions déjà eu l’honneur de...

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconRésolution : toujours demander le prix avant de consommer, ici on...
«tourist line» et un vendeur, nous ayant dit qu’il avait ce que nous cherchions, nous invite dans sa boutique minuscule qui manifestement...

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconNew York Miami (It Happened One Night)
«faux» plan subjectif. Cela nous permet à nous, spectateurs, de voir Madeleine tandis que Scottie ne la voit pas

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconAttention danger ! Danger en vu ! L’avez-vous vu ?
«Les nombreuses années d’expertise et d’expérience dont nous disposons dans ce domaine nous permettent d’adopter une approche polyvalente...

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconBulletin n° 8 septembre / octobre 2013
«nous travaillons, nous fouillons, nous étudions, nous publions». L’attachement à cette continuité est certainement la meilleure...

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconBulletin d’information du syndicat sud du Crédit Agricole de l’Anjou et du Maine
«individuel». Telle décision ne nous concerne pas; telle loi ne nous impacte pas; telle proposition ne nous donne pas envie de prendre...

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconNous nous sommes longtemps questionnées sur le thème à aborder pour...

3Codage de l’information Nous nous plaçons dans le cas de l’architecture de Von Neumann (voir Introduction). 1Les codages permettent iconApproche Sur Mesure implante au Japon le service client
«De par son architecture, la Suite Coheris crm nous permet de traiter le client comme dans une boutique, comme si nous parlions en...








Tous droits réservés. Copyright © 2016
contacts
ar.21-bal.com