Résumé : 3








télécharger 384.5 Kb.
titreRésumé : 3
page15/20
date de publication01.07.2017
taille384.5 Kb.
typeRésumé
ar.21-bal.com > loi > Résumé
1   ...   12   13   14   15   16   17   18   19   20

VII.3. Récepteur rake



Le signal reçu s’écrit :

(eq. 13)
u est le signal transmis. Le canal est modélisé comme une ligne a retards discrets, à coefficients complexes cj et à retards dj. g(t) est le bruit additif blanc gaussien.
Le récepteur rake utilise la diversité temporelle pour mitiger les évanouissement dus aux trajets multiples résultant de la mobilité du drone. Les composantes des multitrajets les plus fortes ont chacune une branche (finger) dédiée. Chaque branche effectue les mêmes opérations à savoir :


  1. Désembrouillage désétallement

  2. Sommation

  3. Combinaison du symbole reçu par chaque branche suivant un schéma de combinaison. Par exemple, une combinaison suivant le taux d’énergie maximale reçu. MRC Maximum Ratio Combining.

  4. Les symboles combinés sont transférés vers un organe de décision pour décider du bit transmis.


Une estimation de canal est effectuée dans chaque branche pour corriger la phase et l’amplitude. L’avantage d’utiliser un canal pilote dédié au lieu des symboles insérés dans les slots de données est que l’on dispose de plus de symboles pour effectuer l’estimation de canal. C’est ce mode de fonctionnement qui est adopté dans les simulations.
La recherche des trajets les plus forts n’a pas été développée dans ces modèles et devrait faire l’objet d’une étude dédiée. La connaissance des trajets spécifiés lors du paramétrage du canal est utilisée à la place.



Figure 33. Récepteur rake à quatre branches.

Un système CDMA peut distinguer (Tmax-Tmin)*W+1 trajets, à condition que l’espacement entre deux trajets soit d’au moins un chip. Tmax est le retard du dernier trajet, Tmin celui du premier trajet, W est la bande occupée par le signal étalé. W=1/Tc. Tc durée d’un chip.

Une stratégie de recherche est de chercher les trajets avec une période de ½ chip par des corrélations successives du signal avec une réplique locale du code d’étalement et du code d’embrouillage. Quand cette recherche grossière est achevée, des corrélations plus précises sont menées avec un facteur de suréchantillonnage de 8 fois le temps chip pour trouver le maximum du diagramme de l’œil. Enfin, seul les trajets principaux (4 en l’occurrence) sont gardés.

VII.4. Architecture retenue.



Le tableau ci-dessous résume les choix faits pour fournir 14 images par secondes en basse qualité [tableau1 A] ou 3.3 images par secondes en haute qualité [tableau1 D].



Architecture 1

Débit vidéo : 1.12 Mbits/s

Codage: RS (204/188) + entrelacement +

Code Convolutif poinçonné 4/3 + Mapping QPSK

1 canal de données, 1 canal pilote

Débit de symboles QPSK: 0.8102 Msymb/s

Spreading: code OVSF de longueur 64

Scrambling: code PN

Débit chip sur les voix I et Q:

Fc = 1.6204 x 64 = 51.8536 Mchips/s

Débit binaire sur le canal pilote, sur les voix I et Q:

Fc/256 = 202.6 Ksymb/s

Spreading : code OVSF de longueur 256

Scrambling : code PN

Facteur de roll-off du SRRC 0.4

Bande de transmission occupée = RS.(1+)

= 51.8536 x (1+0.4)= 72.6 MHz

1 récepteur rake

Tableau 9. Architecture proposée pour fournir un débit de 1.2 Mbits.s-1

Le tableau ci-dessous résume les choix faits pour fournir 14 images par secondes en qualité moyenne [tableau1 C] ou 10 images par secondes en haute qualité [tableau1 D]. Le débit étant plus important que pour le système précédent la bande occupée va augmenter au risque d’occuper plus que la bande ISM ne le permet. On s’intéresse à la possibilité de réduire le débit transmis sur le canal de données, et donc la bande occupée, en répartissant le flux transmis sur plusieurs canaux de données. La combinaison de plusieurs récepteurs rake (deux dans l’exemple ci-dessous) est proposée pour répartir le débit sur plusieurs canaux de données (deux en l’occurence). Chaque canal utilise un code OVSF orthogonal. Une étude plus poussée devrait être effectuée pour évaluer la complexité de réalisation d’un tel système.



Architecture 1

Débit vidéo : 3.7 Mbits/s

Codage: RS (204/188) + entrelacement +

Code Convolutif poinçonné 4/3 + Mapping QPSK

2 canaux de donnés, 1 canal pilote

Débit de symboles QPSK par canal: 1.34 Msymb/s

Spreading: code OVSF de longueur 32

Scrambling: code PN

Débit chip sur les voix I et Q:

Fc = 1.34 x32 = 42.8 Mchips/s

Débit binaire sur le canal pilote, sur les voix I et Q:

Fc/256 = 167.5 Ksymb/s

Spreading : code OVSF de longueur 256

Scrambling : code PN

Facteur de roll-off du SRRC 0.5

Bande de transmission occupée = RS.(1+)

= 42.8 x (1+0.5)= 64.32 MHz

2 récepteurs rake


Tableau 10. Architecture proposée pour fournir un débit de 3.7 Mbits.s-1


1   ...   12   13   14   15   16   17   18   19   20

similaire:

Résumé : 3 iconRésumé

Résumé : 3 iconRésumé

Résumé : 3 iconRésumé 1

Résumé : 3 icon[Tapez le résumé du document ici. IL s'agit généralement d'une courte...
...

Résumé : 3 iconRésumé général

Résumé : 3 iconRésumé en Français

Résumé : 3 iconRésumé de l’histoire

Résumé : 3 iconRésumé d'auteur

Résumé : 3 iconBibliographie Résumé

Résumé : 3 iconRésumé de thèse








Tous droits réservés. Copyright © 2016
contacts
ar.21-bal.com