Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 …








télécharger 65.52 Kb.
titreCours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 …
date de publication23.03.2017
taille65.52 Kb.
typeCours
ar.21-bal.com > droit > Cours
COURS D’ARCHITECTURE DES ORDINATEURS

Chapitre 2 : Des 0 et des 1 …
-Intro :

Tout tourne autour du binaire , c’est le système le plus simple en informatique. Le codage retenu est le codage binaire mais il existe des système de codage avec 3,4,5 ou même plus d’états.

Objectif du chapitre :-Les opérateurs logiques de base permettent de réaliser un ordinateur.

-Technologie actuelle avec les semi-conducteurs TTL,MOS(pour les portables) VLS ( Very Large Stage )

-Historique :

Utilisation des 0 et des 1 vers 3000 avant J-C ; comptage binaire avec triagrammes et hexagrammes . Mais aucune preuve qu’ils soient utilisés pour l’informatique.

George Boole est le premier à manipuler des variables à 2 choix 0 et 1 ou FAUX et VRAI. On parle alors d’une variable et de sa complémentaire.

Variable+Complémentaire= 1

A+Ā=1 autres notations de a barre A* .

Point important : Théorème de De Morgan.
-I) Traiter avec les fonctions logiques :

Opérateurs de base , table de vérité (pour définir les opérations) . Une table est posée et ne peux être discutée.
-Inverseurs : pour passer au complémentaire

1 donne 0 et 0 donne 1.
mes images\inverseur.bmp

Symbole pour un circuit électrique. Le rond signifie que le signal est inversé et le triangle signifie que le signal est amplifié.
-Circuit ET :

Fonction à 2 entrées et une sortie opérations sur des variables à 2 choix ( variable Booléenne). Il faut envisager tous les cas dans la première colonne.

2 variables impliquent 4 valeurs possibles.
Convention : -colonne de droite : 0 1 0 1 0 1 0 1

-colonne suivante : 0 0 1 1 0 0 1 1

-colonne suivante : 0 0 0 0 1 1 1 1
2 avantages : plus facile à remplir et représente le nombre correspondant à 0,1,2,3,4.

Le résultat est un 1 que si les deux entrées sont un 1, sinon le résultat est un 0.

mes images\circuit et.bmpmes images\dessins cours d\'archie\table de vérité du et.bmp

-Circuit OU (ou opération OU) :

Le résultat est égale à 1 si l’une ou l’autre des entrées est à 1 .

mes images\circuit ou.bmpmes images\table de vérité du ou.bmp

Toutes les opérations d’un ordinateur se font grâce a ces 3 opérations.

-Transistor :

Robinet qui laisse passer le courant électrique ( ce robinet est appelé base).

Le courant entre dans le collecteur et sort par l’émetteur . Le transistor amplifie le courant.

En informatique on ne veut pas amplifier le courant mais on s’intéresse aux valeurs limites : la saturation . On utilise alors 0 pour 0V et 1 pour Tension maximale.
mes images\transistor.bmp

C’est la valeur de la résistance qui détermine le courant qui sortira du transistor. Il faut alors calculer la valeur de cette résistance . 

mes images\graphe.bmp

L’inverseur se réalise grâce à 1 transistor.

-Montage avec 2 transistors :

-Le NON-ET ou NAND :

Monté en série.
mes images\série transistor.bmpmes images\non et.bmpmes images\table de vérité du non-et.bmp
Il y a un courant en sortie si le courant d’alimentation circule dans la résistance.

Pour un gain de place on utilise le NON-ET à la place du ET.

-Le NON-OU ou NOR :

Monté en dérivation ou en parallèle. mes images\dérivation transistor.bmpmes images\non ou.bmpmes images\table de vérité du non-ou.bmp

-Le OU EXCLUSIF ou XOR :

Le résultat est VRAI si l’un ou l’autre des entrées est VRAI . Mais si les 2 sont VRAI, alors le résultat est FAUX.

Base de l’addition binaire.

mes images\circuit ou exclusif.bmpmes images\table de vérité du ou exclusif.bmp
Un opérateur peut avoir plusieurs entrées.

-On veut réaliser une fonction avec une table de vérité énorme donc pour simplifier cette fonction on réalise un circuit.
mes images\addition.bmp
-Addition :

On doit la définir sur une table de vérité et commencer par réaliser cette table de vérité.

mes images\table de vérité d\'addition.bmpmes images\additionneur.bmp

Pour des additions de 4bits (soit des nombres entre 0 et 15) il faut 4 additionneurs .

mes images\additionneur quadruple.bmp
Le résultat est composé de 4bits. La retenu finale est juste pour savoir s’il y a un débordement.


-Décaleur : (ou shift)

8 entrées D0 à D7 (Données) donc on code pour 8bits. Plus 1 entrée C (commande).

Sorties S0 à S7 on a un résultat codant 8bits.

Le résultat en sortie va être celui de l’entrée décalé d’un bit vers la droite ou vers la gauche.

On a alors un problème : les valeurs aux extrémités, qu’est ce qu’elles deviennent ?

Si on décale, deux possibilités : -soit il faut faire une boucle au circuit le D7 passe en D0 et vis versa. On parle alors de rotation.

-soit on perd la valeur de l’extrémité .

Un autre problème : il y a un vide aux extrémités. Le remplacement de ce vide est interpréter comme une opération mathématique . Si on le remplace par un 0 c’est comme si on multipliait le nombre initial par 2. Mais si il y a un 1 au début la ce bit est perdu et sera stocker ailleurs et le programme annoncera qu’il y a un défaut.

Mais si on remplace le vide par un 1 cette fois ci on divise le nombre initial par 2. Cette méthode est plus rapide que d’utiliser un additionneur .
-Unité Arithmétique et Logique : (ou UAL)

C’est comme le moteur du processeur. C’est la seule partie qui effectue des calculs.

EX : UAL de 1BIT

2 entrées A et B pour les données.

Exemple d’opérations possibles : A et B = A.B A ou B=A+B ou B barre.

Ce circuit fait l’addition de A et B avec retenu.
- Décodeur : (en bas à droite)

Il sert à sélectionner l’un des 4résultats possibles fournis par la partie en haut à gauche.

On place A et B et on choisit les instructions F0 et F1 .

c:\documents and settings\mathieu\mes documents\mes images\dessins cours d\'archie\ual 1bit.bmp

Il n’y a qu’un seul fils qui est relier à la sortie.

Il faut construire la table de vérité du décodeur :

c:\documents and settings\mathieu\mes documents\mes images\dessins cours d\'archie\table de vérité du décodeur.bmp


-II) Comment stocker l’information avec les fonctions logiques :

Si on change l’entrée , on change instantanément la sortie.

Le décodeur n’a aucune idée de ce qui lui arrive. Il n’y a pas de moyen de mémoire sur les circuits combinatoires. On utilise l’algèbre de Boole.
-Circuits séquentiels :

Pour mémoriser il faut rafraîchir la mémoire. Il n’y a pas de mémorisation si on ne renvoie pas la sortie dans l’entrée : c’est la rétroaction.

Ces circuits s’appuient sur la théorie des automates finis (ou FSM Finite State Machines).
-Automates finis : (=Etre mathématiques à nombres fini d’éléments.)

Un automate est caractérisé par le nombre d’états qu’il peut prendre.
c:\documents and settings\mathieu\mes documents\mes images\dessins cours d\'archie\automate.bmp

Q=Etats

Un problème : le temps. Il faut attendre que le circuit se stabilise. Il faut introduire les notions d’avant et d’après.

On prend à l’entrée, la valeur de la sortie à l’instant d’avant .

On parle alors de E(t) Q(t) et S(t) .

On relie E, Q et S par des fonctions de transferts .

S(t+1)= f[Q(t) et de E(t) ]

F fonction de transfert a définir . Q=Etat actuel E=entrée appliquée actuellement.

Et Q(t+1)=g[Q(t), E(t)]
Circuit simple Q=S avec S qui décrit l’état.

On utilise des tables de transitions ou d’états .

On parle alors de diagrammes d’états.

c:\documents and settings\mathieu\mes documents\mes images\dessins cours d\'archie\automate.bmp

lecture / écriture

retrouver/mémoriser
Entrée E(0,1) Sortie S(0,1) Etats Q(0,1)

Lecture : S(t+1) ne dépend que de l’état à l’instant. Elle ne dépend pas de l’entrée

Ecriture : l’état à l’instant t+1 ne dépend que de l’entrée à l’instant t
-Tables de transitions :

c:\documents and settings\mathieu\mes documents\mes images\dessins cours d\'archie\table de transitions.bmp

-Diagrammes d’états :

mes images\dessins cours d\'archie\diagramme.bmp

rond = Etats

arcs = Transitions

Pour passer de l’état 1 à l’état 0 il faut E=0(soit la borne d’arrivée) et S=1(soit la borne de départ).
-Autres modèles d’automates :

Dans un automate il y a des circuits de combinatoires et des circuits mémoire.

Automate de Moore.

Automate de Mealy .


-Bistables :

Pour faire des circuits de mémoire il faut 2 inverseurs.

c:\documents and settings\mathieu\mes documents\mes images\dessins cours d\'archie\bistable.bmp

Si on a un 0 à la sortie du deuxième inverseur on doit avoir un 0 à l’entrée du premier inverseur . On a alors un circuit stable.

Circuit à 2 états stables : Bistable.

Les bistables sont la base se la construction de tous les circuits mémoires.

Exemple de circuit mémoire : Bistable R.S ( Reset/Set) circuit à 2 commandes.

Relation logique d’algèbre de Boole au milieu.

Table de vérité :Les deux dernières lignes ont une réponse indéterminée . Il faut éviter d’avoir cela, pour cela on place un OU-EXCLUSIF avant . Avec, si on appuie sur les deux entrées il ne se passe rien.

Q+ = Q(t+1)

Sortie confondu avec l’Etat.
-Bistable D (ou bistable 1bit) :

mes images\dessins cours d\'archie\bistable d.bmp

Ce bistable est capable de mémoriser la valeur qui est en entrée. Quand je met 1 en entrée je doit avoir un 1 en sortie.

Mais jusqu’à quand doit t’on garder ce bit en mémoire ?

Pour changer ce bit on doit changer l’entrée puis valider cette entrée (la validation ce fait grâce au bouton C commande).

Il faut une commande C pour valider la phase écriture.

Si on mémorise Q alors on doit équilibrer et donc mémoriser Qbarre

Si on mémorise 0 alors on doit équilibrer et donc mémoriser 1.

Pour stocker un bit, il faut déjà un beau nombre de transistors.

Le bistable D existe en circuit intégré ( 4 par 12cm).

Rajouts de 2 entrées Clear et PR pour la remise a 1 et a 0 et mémorisation.

Il y a une horloge qui prend des valeurs périodiques.

mes images\dessins cours d\'archie\horloge p‚riodique.bmp

Il faut que l’entrée ne bouge pas pendant la mémorisation.
Quand on valide en haut

mes images\dessins cours d\'archie\bistable d en haut.bmp

Quand on valide en bas

mes images\dessins cours d\'archie\bistable d en bas.bmp

Quand on valide en montant .

mes images\dessins cours d\'archie\bistable d en montant.bmp

Quand on valide en descendant

mes images\dessins cours d\'archie\bistable d en descendant.bmp
Il existe un circuit où on a mis 8 bistables pour stocker, mémoriser 8bits (soit un octet) . Mais il faut les stocker simultanément et pour cela on utilise une seule horloge.

La mémoire à l’intérieur d’un processeur est appelé registre.

Dans un processeur il n’y a qu’une dizaine de circuit de mémoire le reste et dans la RAM.
-LA RAM ( Random Acces Memory)

C’est accès aléatoire à la mémoire ou accès direct.( Ex : C-D)

Cet accès est différent de l’accès séquentiel.( Ex : la cassette audio où on doit rembobiner pour l’exploiter à nouveau.)

-SRAM : Static RAM : mémoire rapide mais chère .

-DRAM : Dynamic RAM : moins de transistors, réalisée avec des condensateurs . On charge le condensateur chargé=1 et non chargé=0.
Incapable de garder la mémoire longtemps car le condensateur se déchargent. Il faut donc rafraichir ces condensateurs d’où le nom de Dynamic RAM.

mes images\dessins cours d\'archie\cpu et ram.bmp

Mémoire intermédiaire = mémoire plus rapide et plus petite que la RAM .

Le CPU travaillera avec la mémoire intermédiaire.

Avec la copie il se peut qu’il y a des erreurs entre la RAM et la CACHE.

Quand on utilise la RAM les infos sont perdues quand on éteint l’ordinateur. On parle alors de mémoire volatile .

On a besoin pour démarrer de mémoire non volatile : La ROM.
-ROM(Read Only Memory):

On peut lire les infos mais pas les écrire( sauf la première fois ). Quand on démarre on a besoin de faire une check-list avant de démarrer : c’est la BIOS.
-PROM :

Rom programmable ou reprogrammable. On peut changer le contenu mais c’est lourd.

Pour effacer le contenu on expose le PROM aux UV . Certains circuits s’effacent électroniquement c’est les EPROM.
-Mémoire de capacité 12bits :

Organisation : 4mots de 3 bits. On manipule simultanément 3bits . La position du bit a de l’importance.

Mémoire = 12 bistables = une barrette .

Il y a une différence entre la mémoire et le contrôleur de mémoire.

Contrôleur (pilote) : 2 instructions : lecture et écriture ( R.D)

Ce contrôleur prend le risque d’optimiser, d’anticiper. (Ex : mémoire EDO)
Dans la mémoire 1K=1024 mais dans le reste c’est 1K=1000.
On a besoin de 8 fils pour lire et de 8 fils pour écrire mais le contrôleur est incapable de faire les 2 choses a la fois , donc on peut utiliser le même fils .Les fils sont alors bidirectionnels .
Quand on range un octet, les 8 bits se sont pas stocker dans le même boîtier pour éviter le surchauffement de l’octet quand on utilise cet octet .Le 9ème bit est une sorte de clé qui sert à savoir si ce qu’on lit et pareil à ce que l’on a écrit. Il faut qu’il soit le même durant la phase d’ écriture que pendant la phase de lecture.

-Unité fonctionnelles :

Il faut relier les unités fonctionnelles les une aux autres.

L’U.A.L fait les opérations et l’unité de commande permet d’échanger les opérations et de choisir le moment où l’on doit les effectuer.
Le schéma du polycopié est en gros une esquisse de l’intérieur d’un ordinateur.

Il faut des routes pour communiquer, échanger,…

Pour une communication efficace il faut que chaque unités fonctionnelles soit relier 2 à 2. Mais alors on a un problème de place et un encombrement de fils. Une solution à ce problème est l’emploie d’une autoroute ou BUS où tous les points sont équivalents.

Mais la aussi il y a un problème : la limitation, au niveau électrique, a un instant donné il ne peut y avoir qu’un utilisateur. L’unité qui veut transférer une donnée doit regarder si le BUS est libre et sinon doit attendre qu’il le devienne.
-Architecture de Von Neuman :

Données et programmes sont dans la même mémoire : la mémoire centrale. Il y a dans cette mémoire une partie code qui doit être immuable et une partie données qui peut changer de données. Les programmes doivent être mis dans la ROM et les données dans la RAM.

ROM+RAM=Mémoire centrale.

Seul l’U.A.L peut effectuer les opérations, il faut donc qu’il fasse des copies de la RAM dans une mémoire du processeur : on parle alors de REGISTRE. Le CPU passe la moitié de son temps à faire du transfert, ce transfert agit sur le BUS et celui ci peut freiner le CPU.
Mais alors de quoi dépend le débit sur un BUS ?

Le débit dépend du produit de la distance par la vitesse. (Plus on transfert loin, plus on doit transférer à faible vitesse.
-Architecture de Harvard :

Données et programmes dans une mémoire partagée. Donc il n’y a moins de limitation du BUS.

-Inconvénients : Il faut 2 mémoires et on doit savoir combien de places il nous faut pour chaque mémoire.
-Avantages : Processeur DSP (ou Digital Signal Processing) , programme stable et données assez petite.
Il faut savoir qui doit initialiser le dialogue dans la communication : c’est le CPU.
-Le CPU (ou Central Processing Unit) :

CPU=UAL + Unité de commande= microprocesseur.

Il faut une communication entre le CPU et la mémoire, plus précisément entre le CPU et le contrôleur de mémoire.

Architecture Maître-Esclave ou Primaire-Secondaire.

C’est le CPU qui dit au contrôleur de mémoire ce qu’il doit faire. Le CPU doit toujours travailler.

Dans un ordinateur il n’y a pas de sous entendu il doit toujours y avoir un Protocole.
-Le Protocole :

C’est un ensemble de règles qui fixe le comportement de chaque agent qui interviennet dans la communication.

Il y a 4 grands domaines dans chaque protocole :
-Codage et débit des données sur le médium : (=langage commun)

Il faut les mêmes règles de codage( langue et vitesse du langage)
-Tour de parole :

Qui initie le dialogue ? C’est le serveur d’où architecture Client-Serveur. C’est le client qui fait une requête au serveur.
-Contrôle d’erreurs :

(Ex : fils électrique qui transporte les électrons mais aussi capte les parasites.). Sans ce contrôle, le récepteur ne comprend pas. (Ex de contrôleur d’erreurs : le 9ème bit).
-Contrôle de flux :

Sert à éviter la saturation. Il faut mette en place une signalisation entre le récepteur et l’émetteur.
Un protocole doit être indépendant des données et il est souvent décrit par un diagramme temporel, automates ( état, transitions).
-BUS :

Base de communication à l’intérieur d’un ordinateur.

Architecture d’interconnexion. C’est un moyen de communication, on peut se connecter sur un BUS de n’importe où. Ce n’est pas seulement au niveau de l’intérieur d’un ordinateur . Ex : Réseau de l’IUT.

BUS=Lieu des points où tous les agents utilisent le même protocole de communication.=Travaille à la même vitesse.

Le CPU doit être capable de transmettre l’ordre au contrôleur. 2 ordres : ECRIRE ET LIRE.

Mais où lire et où écrire.

Entre la mémoire et le CPU la communication doit être la plus rapide possible.

3 éléments à transmettre : -données

-adresses

-commandes.
Un BUS moderne c’est environ 100 fils, les uns à coté des autres. Mais il y a création d’interférences.

Plus on veut aller vite, plus le BUS doit être petit (20 à 30 cm). Dans un CPU ( à 1Ghz) le BUS doit avoir quelques millimètres .

Solution au problème des interferences : avoir qu’un seul fils. On parle alors de communication série au lieu de communication dérivée .(Ex : Fibre optique).
-Exemple de BUS :

-Bus interne ou bus processeur : dans le CPU.

(Schéma)

Le BUS d’un Pentium et différent d’un BUS de Power PC.
-Bus externe ou machine : plus ou moins standardisé

Ex : S100, ISA, PCI. Entrées-Sorties : SCSI (pour les diques) et HPIB ( pour les instruments de mesure).
-Bus inter machines : ex : réseau Ethernet.
-Interfaces parallèle , caractéristiques :

-largeur de BUS :

Données 8,16,32,64

Adresses 16 24 32 défini la capacité d’adressage (64Ko,1Mo,4Go).

Si la largeur est de 1 on a une interface série (Ex :Ethernet).

-fils unidirectionnels (CPU) et bidirectionnels (autres)
-Réseaux partagés : arbitre de BUS.


-III) Synthèse de circuits :

-Circuit simple :

-Comment faire un circuit à partir d’une table de vérité.

Principe : Mise sous forme canonique (des « ou » de « et ») où interviennent les fonctions de base (ou-et-inverse). Il suffit de lire la table.
-Lecture de table :

A chaque ligne où il y a un 1, on écrit les valeurs de a et b ( ex du XOR : z = āb + mes images\dessins cours d\'archie\a+b barre.bmp )

mes images\dessins cours d\'archie\table de vérité du ou exclusif.bmp

-Diagramme de Karnaught (Table):

Chaque case correspond à une ligne de la table .

Ex :

mes images\dessins cours d\'archie\table de karnaugh.bmp

Regroupement des 1 adjacents.

-Construction du circuit

Exemple :

mes images\dessins cours d\'archie\exemple de construction de circuit.bmp


EXERCICE :

Faire un système à 3 entrées booléennes et 1 sortie qui donne la majorité.

mes images\dessins cours d\'archie\fonction majorité.bmp

-Automate :

Caractérisé par un ensemble d’états. L’ordre d’enchaînement des états est le comportement de l’automate. Le passage d’un état à un autre s’appelle transition.

mes images\dessins cours d\'archie\automate simple.bmp

St = f(Et,Qt)

Qt+1 = g(Et,Qt) Ce sont deux fonctions de transfert
-Automate de Mealy :

mes images\dessins cours d\'archie\automate de mealy.bmp

Dans la case « Etat de l’automate » on met autant de bistables que d’états possibles.
-Additionneur en série :

Différent de l’additionneur en parallèle.

Que deux états possibles soit 0 soit 1 ( utile pour la retenue ).

mes images\dessins cours d\'archie\additionneur en série.bmp

-Phase de conception :

-Comportement (ordre d’enchaînement des états).

-Diagramme d’états-transitions :

mes images\dessins cours d\'archie\table des états de l\'additonneur en série.bmp

-Table d’états :

mes images\dessins cours d\'archie\table d\'état.bmp

-Table de vérité :

mes images\dessins cours d\'archie\table de vérité d\'add série.bmp

-IV) Communication : introduction au cours de réseau :
Définition : action de transmettre.

Média : moyen ( support, canal ) de communication m’étant en relation plusieurs éléments.

Signal : ce qui sert à véhiculer l’information. Grandeur physique (électrique, optique) en fonction du temps.
mes images\dessins cours d\'archie\schéma de synthèse.bmp

Il y a une information que s’il y a un signal variant, un signal qui se propage.

Si le signal est stable alors il n’y aura pas d‘information.
Pour une même information, il peut y avoir plusieurs données possibles, et pour chaque donnée il y a plusieurs signaux possibles. Donc on choisit le signal le plus approprié.

Le signal émis est ce qui est transmis d’après le codage envoyé par l’émetteur.

Le signal reçu est toujours différent du signal émis, il est déformé. La déformation devient grave si l’atténuation ne se fait pas sur toutes les parties du signal. Cette atténuation peut être produire par le bruit (bruit blanc, …)
-Signal :

C’est une fonction continue du temps mais qui peut être discontinue (discrètes) en valeurs.
-Représentation temporel :

Il faut tracer le signal, le dessiner, faire un graphique avec S(t) en ordonnée et t en abscisse.

Si le signal est périodique, on ne représente qu‘une seule période.
-Représentation fréquentielle :

On exprime S en fonction de la fréquence.
Un support détient toujours une bande passante (Ex : 20 à 30Hz)

Un signal est caractérisé par ses fréquences.§

Un signal idéal est de la forme :

S(t) = a sin( 2πft + φ ) = a sin( ωt + φ ) a= amplitude

f= fréquence

ω= pulsation

φ= phase, instant de démarrage
Ce signal ne contient pas d’information car il est stable.

TOUT SIGNAL EST LA SUPERPOSITION D’UNE INFINITÉ DE SINUSOÏDES
Il existe un outil mathématique pour transformer un signal en spectre. (D’après Fourrier )

mes images\dessins cours d\'archie\graphe en fonction du temps.bmp

mes images\dessins cours d\'archie\spectre.bmp
-Bande passante :

mes images\dessins cours d\'archie\spectre2.bmp

mes images\dessins cours d\'archie\spectre3.bmp

Choisir une fréquence pour une atténuation donnée habituellement.

  • g = -3dB atténuation linéaire en puissance de 2 amplitude de √2.

  • g = -6dB atténuation linéaire en puissance de 4 amplitude de 2.


Ex : -HIFI 3dB : 20 à 30Hz

-Liaison téléphonique : 300Hz à 3400Hz (Δ = 3100Hz à 6dB) ; (Δ = 2900Hz à 3dB)

Adaptation du spectre du signal à la bande passante du canal.
-Bruit faible :

Deux types :

-Bruit blanc (bruit permanent sur le chaîne HIFI) ou continue

-Bruit impulsif (parasites, crachements) ou temporaire

Le bruit faible est défini par le rapport S/B (Signal/Bruit)

Généralement exprimé en dB par rapport aux puissances :

S/BdB = 10log(PS/PB)

Durée de codage = moment élémentaire ( T ).

La modulation de phase est plus fiable car il y a changement brut.

(Ex : les stations AM transmette plus loin mais ont une qualité moins bonne que les FM.)

-Binaire à signal :

-Moment élémentaire ( T ):

Le moment élémentaire est le temps T pendant lequel doit garder stable ses caractéristiques représentatives d’une information pour que celle-ci puisse être identifier par le récepteur.
Un signal doit être le plus rapide et le plus fiable possible, mais si on augmente le vitesse, on perd de la fiabilité. Il y a une limite à l’augmentation de la vitesse : la bande passante du support.
-Rapidité de modulation R :

C’est l’inverse du moment : R = 1/T (exprimé en Bauds ( si T en secondes)).
-Valence v :

Nombre de valeurs (domaines) possibles des paramètres du signal pour coder une information (par moment).

v = 2n (suivant le nombre de n de bits à transmettre par moment).

Ex : n = 1 bit (0,1) par baud v = 2.

n = 2 bits (00,01,10,11) par baud v = 4.
-Débit binaire D (bits par secondes)

C’est le nombre de bits transmis par secondes :

D = R.log2(v).

Un baud transporte 1 ou plusieurs bits.
-Limitations :

-Nyquist : bande passante du canal. Rapidité de modulation maximum sur un canal idéal de bande passante W .

Rmax = 2.W (exprimé en bauds).

R < 2.W.

Ex : R = 4200 bauds pour la ligne téléphonique .
-Shannon : Signal/Bruit du canal.

Dmax = W.log2(1+S/B) (exprimé en bits par secondes)

S/BdB = 10log10(S/B).

Rappel : logbx = logax + logab => log2x = 3,322 log10x
Ex : D = 3100mes images\dessins cours d\'archie\multiplier.bmp log2(1 + 30dB)

30dB = 1000

Donc D = 3100mes images\dessins cours d\'archie\multiplier.bmplog2(1 + 1000)

D = 3100mes images\dessins cours d\'archie\multiplier.bmp10

D = 31000 bits/s
C’est de la transmission en large bande.
-Bande de base :

C’est le contraire de la large bande, la sinusoïde peut débuter n’importe où sur la bande.

On a de la modulation de sinusoïde de fréquence nulle, cette fréquence est donc fixe, invariante, donc pour modifier le signal on doit agir sur l’amplitude.

Il y a plusieurs codages possibles pour la modulation mais il y en a des plus appropriés dans certaines circonstances .

Pour choisir un codage parmi d’autres, on compare les densités spectrales des signaux avec la bande passante du support recevant le signal. On choisit alors la densité spectrale la mieux appropriée à la bande passante.
Un signal est une variation de grandeur physique donc on commence par mesurer le signal, on le mesure périodiquement. On fait un échantillonnage à tous les moments élémentaires (T).

Mais on ne doit pas mesurer à n’importe quel moment, on doit synchroniser le signal. Pour cela on synchronise l’horloge à la réception et l’horloge à l’émission. On peut transmettre l’horloge sur un fils et l’information sur un autre mais on utilise deux fils donc on peut utiliser le multiplexage. L’horloge et le signal ont des densités spectrales donc, pour éviter un maximum d’interférences, on doit diminue la bande passante et donc diminuer le débit.
-Codage à 2 niveaux :
-NRZ simple (Non Retour à Zéro)

règles de codages : 0 => 0v(volts)

1=> Av

avantages/inconvénients : simple mais coupure moyen continu et coupure de ligne comprit comme 0.

-NRZ (bi-tension) :

règles de codages : 0 => Av

1=> -Av

avantages/inconvénients : simple et détection de coupure de ligne .

-Code biphasés : 2 niveaux, mais codage par transitions.
mes images\dessins cours d\'archie\nrz.bmp
Si on diminue T, la courbe noire se rapproche de la rouge et si on continue à diminuer T, on perd l’information. Donc pour Manchester on est à la limite, donc on peut en déduire que NRZ peut aller plus vite que Manchester. Mais Manchester renvoie un régime à chaque période.

(Ex : Ethernet utilise la Manchester et à 62 bits de synchronisation)

Il fut maintenir la synchronisation , mais parfois il se passe un décalage, le plus souvent à cause des longues suites de 0 ou de 1 (dans NRZ). Manchester n’a pas ce problème.

-NRZi :

Non Retour à Zéro inversé.

Le problème de NRZ : perte de synchronisation avec les longues suites de bits identiques.

Règles de codage.

0=> provoque un changement de niveau.

1=> laisse le signal à la même valeur mais : introduction d’un bit de « stuffing » :si suite de 6 bits à 1, on insère un 0 après le 5(6)ème bit à 1 (évidemment retiré à la réception).


-Codages à 3 niveaux :
-RZ Retour à Zéro :

Voisin du RZ mais on introduit l’horloge dans le signal par un retour à zéro volt systématique.

Règles de codage :

0=> -Av sur la première demi-période puis 0v

1=> Av sur la première demi-période puis 0v

mes images\dessins cours d\'archie\rz.bmp
-Bipolaire :

2 tensions pour une même valeur de bit

0=>0v

1=>alternativement –Av et Av.

similaire:

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconD) Architecture des ordinateurs Chapitre 1 : architecture de base...
«écrire le nombre 97 (la valeur est donnée en hexadécimal : 6116 = 9710) dans le registre al»

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconArchitecture des Ordinateurs 1 Chapitre 1: Introduction

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconSupport de cours de la matière : Architecture des Ordinateurs (AO)

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconCours est basé sur le livre de William Stallings (800 pages) qui...

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconInitiation à l’Architecture des Ordinateurs Travaux Dirigés N°2

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconL'examen traite les sujets suivants : Architecture des ordinateurs Codage d'information qcm

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconChapitre Préliminaire : introduction épistémologique à la Sociologie Politique
«la plus ancienne et la plus neuve des disciplines Scientifique et Morale». Nous allons démarrer notre ensemble de cours sur cette...

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … icon0 Urbanisme (2). Note du 22/3/02
«analyse des contenus des cours existants et futurs» afin de «formuler une proposition d’un ensemble de cours structuré et complémentaire...

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconHistorique des ordinateurs

Cours d’architecture des ordinateurs chapitre 2 : Des 0 et des 1 … iconCours d'espagnol avec des professeurs hautement qualifiés. Des cours...








Tous droits réservés. Copyright © 2016
contacts
ar.21-bal.com